Добро пожаловать в Shenzhen Mingjiada Electronics Co., Ltd.

TMS320VC5503PGE - это маломощный C55x DSP с фиксированной точкой - до 200 МГц.

Продукция: TMS320VC5503PGE

Тип: C55x с фиксированной точкой DSP

Частота: 200 МГЦ

Инкапсуляция: LQFP-144

Описание:

Процессор TMS320VC5503 (DSP) основан на ядре процессора TMS320C55x. C55x DSP архитектура достигла высоких производительности и низких энергозатрат, усилив параллельную мощность и полностью сократив энергопотребление. Процессор поддерживает внутреннюю шиферную структуру, включающую в себя одну программную шину, три шины для считывания данных, две шины для записи данных, а также дополнительные шины, предназначенные для операций внешних и DMA. Эти шины могут выполнять до трех считываний данных и двух операций записи данных за Один цикл. При параллельном режиме контроллеры DMA могут выполнять до двух передачи данных в цикл, независимо от функционирования процессора.

На 64K-байтах TMS320VC5503 достаточно памяти, чтобы удовлетворить многие потребности в небольших ручных электроприборах, портативных персональных устройствах, игровом оборудовании и персональном медицинском обслуживании. Многие из этих электроприборов обычно требуют 64K байтов или меньше кусочков памяти, и 60%-70% времени необходимо работать в режиме готовности.

TMS320C5503 включает внешний интерфейс памяти (EMIF), который позволяет без шва получить доступ к асинхронной памяти, такой как EPROM и SRAM, а также высокоскоростное высокоплотное запоминающее устройство, синхронизированное DRAM. Другие аутсайдеры включают часы в реальном времени, таймеры для сторожевых собак и интерфейсы I2C.

Функциональная схема:

Характеристика:

Высокопроизводительн, низк энергопотреблен, фиксирова точк TMS320C55 ™ цифров сигнальн процессор

Время цикла команд: 9.26 нс, 6,95 нс и 5ns

Скорость: 108 МГЦ, 144 МГЦ, 200 МГЦ

Выполняется одна/две команды в цикл

Двойной умножитель (до 400 миллионов умножений в секунду)

Два арифметических/логический элемента (алу)

Три внутренних данных/числа операций считывают шины и два внутренних данных/числа операций записывают шины

32K на 16 битах, включая RAM

64KB с двойным доступом к RAM, 8 блоков 4Kx16 бит

Ром (32K на 16 бит)

8 м на 16 бит максимального адресационного пространства внешней памяти (синхронизировано DRAM)

16 - битное внешнее параллельное запоминающее устройство, поддерживающее одну

Внешний интерфейс памяти (EMIF), с функцией GPIO и бесшовными соединениями

Асинхронный статический рам (SRAM)

асинхронный

Синхронизированный DRAM (SDRAM)

16 - битный параллельный интерфейс порта (EHPI) с функцией GPIO

Программируемые поля с низким потреблением энергии

Основываясь на эмуляционной логике сканирования на куске

На стороне

Два 20 - битных таймера

Таймер для сторожевой собаки

6 - канальный доступ к прямой памяти (DMA) контроллер

Три многоканальных буферных порта (McBSP)

Программируемый предохранитель фаз (PLL) генератор часов

Семь (LQFP) или восемь (BGA) общих ввода/вывода (GPIO) и Один общий выходной штык (XF)

Внутренняя интегральная схема (I2C) многопользовательский интерфейс

Часы реального времени (RTC), с кристаллами ввода, независимого поля времени и независимого источника энергии

Логика сканирования границ IEEE Std 1149.1 (JTAG)

инкапсуляц

Квадратная плоская (LQFP) плоская (приставка PGE)

179 штыр MicroStar BGA ™ (мяч решётк масс) (GHH и ZHH суффикс)

1,2 V ядра (108 МГЦ), 2,7 — 3,6 V ввода/вывода

1,35 V ядра (144 МГЦ), 2,7 — 3,6 V ввода/вывода

1,6 V ядра (200MHz), 2,7 V — 3,6 V ввода/вывода