Добро пожаловать в Shenzhen Mingjiada Electronics Co., Ltd.

Обзор продукции:

A2F200M3F-1CS288I SmartFusion System on Chip (SoC) FPGA является единственным устройством, которое интегрирует структуру FPGA, процессор Arm Cortex-M3 и программируемую аналоговую схему, обеспечивая преимущества полной настройки и защиты ip, сохраняя при этом простоту использования.

SmartFusion SoC FPGA, основанная на специализированных технологиях флеш-памяти, идеально подходит для аппаратных и встроенных дизайнеров, которые нуждаются в реальных решениях SoC, которые имеют большую гибкость, чем обычные стабильные микроконтроллер, без чрезмерных затрат на мягкое ядро процессора на традиционной FPGA.

Характеристики:

Система микроконтроллера (MSS) :

100 МГЦ 32 ARM ® Cortex ™ - м3, нулев режим ожидан достижен 125 шестислойн/МГЦ памят пропускн способн

Блок защиты памяти (мпу)

Однопериодическое умножение, аппаратное деление

Отладка JTAG (четыре линии), отладка последовательной линии (SWD-двойная линия) и однопроводный браузер (SWV) интерфейсы

Встроенное запоминающее устройство Flash (eNVM), 64K байт — 512K байт

Встроенный высокоскоростной SRAM (eSRAM), 16K байт ~ 64K байт с двумя физическими блоками, которые могут быть доступны одновременно

Максимальная пропускная способность памяти на пластинках достигает 16 ГББС

10/100 ethernet MAC с интерфейсом RMII

Программируемый внешний контроллер памяти

Асинхронное запоминающее устройство

NOR Flash, SRAM, PSRAM

синхронно

Два внештатных I2C

Два 16550

Два SPI снаружи

Два 32 - битных таймера

32 таймера для сторожевой собаки

Контроллер DMA 8 канала

Главный генератор на 1,5 МГЦ - 20 МГЦ

32 KHz (генератор низкой мощности) с датчиком реального времени (RTC), питающим батареи

Точность — 1% встраиваемых RC-осцилляторов MHz

Встроенный PLL с четырьмя выходными фазами

Высокопроизводительная FPGA:

Технология CMOS основана на Flash, 130nm, 7 - слойном метале

Не так легко потерять, сохранить программу при выключении электричества

Производительность системы MHz 350

Встроенный SRAM с FIFO

Регулируется удельное удлинение в блоке SRAM

* x - 1, x - 2, x - 4, x - 9 и x - 18 в комбинации

Настоящий двойной порт SRAM (за исключением x - 18 комбинаций)

Программируемая встроенная логика управления FIFO

Реализация ISP безопасности осуществляется через JTAG с использованием 128 - битных высокочастотных стандартов шифрования (AES)

Использование технологии FlashLock для защиты контента FPGA

5 модулей модуля регулирования часов (CCC), каждый из которых может нести до 2 интегрированных модуля PLL

Фазовое смещение, делительная/удвоенная частота, замедленное время и т.д

Частота: ввод 1,5 — 350 МГЦ, выход 0,75 — 350 МГЦ

Программируемая аналоговая передняя часть (AFE) :

Может содержать до 3 - х 12 - битных SAR ADC

Скорость при 12 - битном режиме составляет 500 КСМ

Скорость при режиме 8 и 10 бит составляет 600 КСМ

Внутреннее или внешнее опорное напряжение 2,56 V

Кажд ADC содерж сигм-дельт верн) — перв ранг дак

Скорость обновления в 12 бит 500 Ksps

Каждое устройство может содержать до пяти новых высокопроизводительных модулей модуля регулирования сигнала (SCB), каждый из которых включает:

Два высоковольтных монитора с двойной напряжением (четыре входных с минус 2,5 V - 11,5 /+14V), с точностью до 1%

Монитор высокого напряжения, дифференциал равный 50, комодульное напряжение до 14V

Температур монитор (12 состоян разрешен = 1 четверт ℃; Точн температурн диапазон - 55 ℃ - 150 ℃)

До 10 высокоскоростных компараторов.